世界各国のリアルタイムなデータ・インテリジェンスで皆様をお手伝い

チップレット技術 2025-2035技術、ビジネスチャンス、アプリケーション


Chiplet Technology 2025-2035: Technology, Opportunities, Applications

急速に進化する半導体の世界において、チップレット技術は、従来のモノリシックなシステムオンチップ(SoC)設計が直面する多くの課題を解決する画期的なアプローチとして台頭してきています。ムーアの法則が... もっと見る

 

 

出版社 出版年月 電子版価格 ページ数 言語
IDTechEx
アイディーテックエックス
2024年10月11日 US$7,000
電子ファイル(1-5ユーザライセンス)
ライセンス・価格情報
注文方法はこちら
192 英語

※ 調査会社の事情により、予告なしに価格が変更になる場合がございます。
最新の価格はデータリソースまでご確認ください。

日本語のページは自動翻訳を利用し作成しています。


 

サマリー

急速に進化する半導体の世界において、チップレット技術は、従来のモノリシックなシステムオンチップ(SoC)設計が直面する多くの課題を解決する画期的なアプローチとして台頭してきています。ムーアの法則が減速する中、半導体業界は、単にトランジスタ密度を高めることなく、性能と機能を向上させる革新的なソリューションを模索しています。チップレットは、チップ設計と製造に柔軟性、モジュール性、カスタマイズ性、効率性、費用対効果をもたらし、前途有望な手段となります。AMDやIntelといった企業がこの技術の最前線に立ち、AMDのEPYCプロセッサーやIntelのPonte Vecchioデータセンター向けGPUといった製品が、コア数の増加や多様な機能の統合におけるチップレットの可能性を示しています。
 
チップレットは、より大きなシステムに統合される前に、個別に設計・製造される個別のモジュール型半導体部品である。このアプローチはモジュール上のSoCに似ており、各チップレットは他のチップレットと連動して機能するように設計されているため、設計における協調最適化が必要となる。チップレットのモジュール性は、IPのチップ化、統合の異種性、I/Oのインクリメンタリゼーションなどの主要な半導体トレンドと一致している。チップレットはまた、ヘテロジニアス・インテグレーションやアドバンスド・パッケージングとも関連している。
 
SoCとチップレットのコンセプト
 
チップレットが注目を集める理由
ムーアの法則の減速により、限られた面積内でトランジスタを増やすことがますます難しくなっています。その代わりに、チップレット設計が得意とする機能密度を高めることに焦点が移っています。その一方で、開発努力はウェハ製造だけに集中するのではなく、システムレベルの統合にますます重点を置くようになっています。
 
チップレット技術の採用は、従来のモノリシック・チップ設計に内在するいくつかの重大な限界に対処する能力によって推進されています。一つの利点は、レチクルサイズやメモリウォールなど、従来半導体デバイスの性能やスケーラビリティの妨げとなっていた制約を克服できることです。チップの機能を個別のチップレットにモジュール化することで、メーカーは半導体材料と処理ノードの使用をより効果的に最適化できる。加えて、チップレットはウェハのコーナースペースをより有効に活用でき、チップの欠陥率も低く抑えることができます。ディスクリート・コンポーネントは、統合前に個別にテストし、検証することができる。その結果、製造歩留まりが向上し、出力品質の向上とユニットあたりのコスト削減が可能になります。さらに、チップレットはより柔軟な設計プロセスを促進し、まったく新しいチップ設計を必要とせずに、特定のアプリケーションに合わせた多様な機能の統合を可能にします。この柔軟性により、開発時間とコストを削減できるだけでなく、進化する技術的要求に迅速に対応することができます。
 
チップレットの特性により、メーカーはさまざまな地域の複数のサプライヤーからさまざまな部品を調達することができます。この多様化により、特定のサプライヤーや地域への依存度が低下し、サプライチェーンの強靭性が高まる。地政学的な緊張や貿易制限の中で、チップレット技術は供給の途絶に伴うリスクを軽減し、戦略的な優位性を提供します。チップレット設計を採用することで、企業はこれらの制約をより効果的に回避することができ、政情不安や貿易制裁を受ける地域に過度に依存することなく、重要部品の安定供給を確保することができます。
 
これらの要素を総合すると、チップレット技術は、経済効率を維持しながら性能向上を目指すメーカーにとって魅力的な選択肢となります。
 
チップレット設計が可能にする新しい機能/デザイン
 
現在の市場環境
チップレットの世界市場は著しい成長を遂げています。データセンターやAIなどの分野における高性能コンピューティングの需要に牽引され、2035年には4,110億米ドルに達すると予測されています。チップレットはモジュール式であるため、迅速な技術革新とカスタマイズが可能であり、開発期間とコストを削減しながら特定の市場ニーズに対応することができます。
 
チップレットには多くの利点がある一方で、新たな課題もあります。複数のチップレットを統合するには、コンポーネント間のシームレスな通信を保証する高度な相互接続技術と規格が必要です。熱管理もまた重要な分野であり、適切に管理されない場合、機能密度の増加は過熱につながる可能性があります。これらの課題は、サプライチェーンの様々なプレーヤーにチャンスをもたらします。例えば、チップレット設計におけるパッケージのさまざまな領域では、特定のニーズに対応するため、異なるタイプのアンダーフィル材料が必要となります。例えば、チップそのものを保護し、機械的サポートと熱安定性を提供するだけでなく、チップレットを接続するデリケートなワイヤーやはんだボールを保護し、剥離や分離などの問題を防止します。このため、信頼性と性能を高める革新的な材料が求められています。
 
レポート対象範囲
本レポートでは、チップレット技術の展望を包括的に分析しています。まずエグゼクティブサマリーでは、チップレット技術の基本を詳しく紹介し、レポートの調査結果や洞察の概要を解説しています。本レポートでは、チップレット設計を魅力的なものにしている要因や利点を探るとともに、その採用や実装における課題やハードルも明らかにしています。設計手法やパッケージング技術など、技術や製造プロセスに関する知見も提供しています。シームレスな統合に必要な相互接続や標準規格に焦点を当て、チップレット間通信についても論じています。熱管理戦略については、高密度実装システムにおける熱管理について概説している。最後に、チップレット技術の多用途性と影響力を示すさまざまな分野での使用例を紹介し、さまざまな応用分野を検証しています。10年間の市場予測を用途別に区分し、成長傾向と将来予測を検証しています。また、サプライチェーンについても掘り下げ、チップレット技術の発展における主要プレーヤーとその役割にスポットを当てています。
 
主要な側面
 
チップレットの背景と動機
  • チップレット技術の概要と半導体設計への変革的影響
  • 柔軟性、モジュール性、費用対効果など、チップレット設計を魅力的にする要因と利点の分析。
  • チップレットが従来のモノリシック設計の限界にどのように対処し、歩留まりを向上させ、コストを削減するかを検証します。
チップレット技術と課題
  • 設計手法とパッケージング技術に焦点を当てた、技術と製造プロセスに関する洞察。
  • シームレスな統合を実現するための相互接続と標準規格を詳しく説明します。
  • 高密度実装されたチップレットシステムにおける効果的な熱管理戦略
  • 統合の複雑さや熱管理の問題など、チップレット技術を採用する上での課題の特定。
  •  
市場予測と現状分析
  • 2035年までの成長トレンドと将来予測を含む包括的な市場予測。
  • サーバー、通信&5G&IoT、PC、携帯電話、自動車産業、その他を含む6つのアプリケーション分野の10年予測をカバーする詳細分析。
  • 市場の現状と動向を調査し、チップレット技術の発展における主要プレーヤーとその役割を明らかにします。
  • チップレット技術の発展における主要プレーヤーとその役割に焦点を当てた詳細なサプライチェーン分析。


ページTOPに戻る


目次

1. 要旨
1.1. SoC、SiPとチップレットの比較
1.2. チップレット技術の現状
1.3. チップレット技術の将来動向 (1/2)
1.4. チップレット技術の将来動向 (2/2)
1.5. チップレット供給チェーンの可能性
1.6. 異なる期間におけるチップレットの生態系
1.7. 可能なチップレット供給チェーンの分析 (1/2)
1.8. 可能なチップレット供給チェーンの分析 (2/2)
1.9. チップレットプラットフォームが拓くビジネスチャンス
1.10. チップレットの衝撃
1.11. チップレットへの収束
1.12. チップレット採用の進化
1.13. 市場予測の対象範囲と方法論
1.14. 予想の前提
1.15. チップレット出荷台数予測 2024-2035
1.16. チップレット市場予測 2024-2035
1.17. 2024年と2030年の市場シェア比較
1.18. チップレットの分類
1.19. アプリケーション市場
1.20. チップレット技術の応用可能性 (1/4)
1.21. チップレット技術応用の可能性 (2/4)
1.22. チップレット技術の応用可能性 (3/4)
1.23. チップレット技術応用の可能性 (4/4)
2. チップレット入門
2.1. なぜ今なのか
2.2. モノリシック・チップからチップレットへ
2.3. チップレット技術とは
2.4. チップレットの定義
2.5. SoCとチップレットの比較
2.6. 汎用チップレット統合
2.7. SiPとチップレットの比較
2.8. 異質な統合
2.9. 異種統合のための技術構成要素
2.10. 異種統合のタイプ
2.11. 計算のためのさまざまなタイプのチップレット
3. チップレット設計の利点
3.1. 大型金型の限界
3.2. 小型チップの利点1
3.3. 小型チップの利点2
3.4. モノリシック・ダイは十分なメモリを提供しない可能性がある
3.5. 高度なプロセッシング・ノードによるコスト増
3.6. 処理ノードのコスト動向
3.7. チップレット設計による処理ノードのコスト削減
3.8. サプライチェーンの安全性向上
3.9. IPチップ化
3.10. プラットフォームとしてのチップレット
3.11. 3次元IC設計
3.12. コストを考慮したチップレット設計
3.13. チップレット設計のその他の利点
3.14. 半導体技術におけるチップレットの台頭
4. チップレットの課題
4.1. チップレットの課題
4.2. 需要と供給の両面からの挑戦
5. チップレット技術と製造
5.1.1. チップレットの技術的構造
5.2. デザイン
5.2.1. 高性能チップ・パッケージ・システムの共同設計
5.2.2. チップレットの設計と統合
5.2.3. チップレットのEDAにおける課題と解決策 (1/2)
5.2.4. チップレットのEDAにおける課題と解決策 (2/2)
5.2.5. EDAの三大巨頭は新たな戦場へ移行しつつある
5.2.6. EDAにおけるAI
5.3. 包装・組立技術
5.3.1. 統合のレベル
5.3.2. 従来のパッケージング
5.3.3. TSV enables integration beyond2D dimension
5.3.4. チップ、パッケージからシステムへ
5.3.5. 高度なパッケージングの次元
5.3.6. From1D semiconductor packaging
5.3.7. Advanced packaging2D &2D+
5.3.8. Advanced packaging 2.5D & 3D
5.3.9. Advanced packaging 3.5D & 4D
5.3.10. 高度なパッケージングのトレンド
5.3.11. 先進パッケージングの主要要素
5.3.12. シリコン積層:最先端パッケージングを実現する鍵
5.3.13. 先端パッケージングの動向
5.3.14. 先進的パッケージングの代表例
5.3.15. TSMCの先進半導体パッケージング技術ポートフォリオ
5.3.16. TSMC 2.5D packaging technology - CoWoS
5.3.17. 3Dチップレット
5.3.18. Combine 3D SoIC and 2.5D backend packaging technologies
5.3.19. インテルの先進半導体パッケージング技術ポートフォリオ
5.3.20. インテルのEMIB
5.3.21. インテルのCo-EMIB(EMIB + フォベロス)
5.3.22. サムスンの先端半導体パッケージング技術ポートフォリオ
5.3.23. サムスンの先進パッケージング技術
5.3.24. アムコーの先進半導体パッケージング・ソリューション
5.3.25. アムコーのS-コネクト
5.4. チップ間通信とインターコネクト
5.4.1. 電気的相互接続
5.4.2. アルミニウムから銅へ
5.4.3. 素材への配慮
5.4.4. 半導体パッケージの相互接続技術
5.4.5. チップレット用インターフェース・スタック
5.4.6. チップレット用インターフェース
5.4.7. D2Dインターフェース・タイプ
5.4.8. シリアルインターフェースとパラレルインターフェース
5.4.9. 112G USR/XSR vs HBI
5.4.10. 独自のD2Dインターフェース規格
5.4.11. 独自D2Dインターフェース規格の比較
5.4.12. オープンなD2Dインターフェース規格
5.4.13. オープンなD2Dインターフェース規格比較
5.4.14. ユニバーサル・チップレット・インターコネクト・エクスプレス(UCIe)
5.4.15. NVIDIA NVLink-C2C
5.4.16. ヘテロジニアス・コンピューティングの標準プロトコル
5.4.17. チップレットインターフェース、帯域幅、典型的なパッケージの関係
5.4.18. チップレットD2D I/Oマトリックス
5.4.19. アプリケーション向け推奨インターコネクト
5.4.20. 相互接続の分類
5.4.21. 相互接続技術 I/O ピッチ&密度
5.4.22. バンプ・テクノロジー
5.4.23. 一般的なバンプのサイズとピッチ
5.4.24. ハイブリッド・ボンディング
5.4.25. SoIC compared to 2.5D and 3D IC
5.4.26. 電気SerDesの代替技術
5.4.27. チップレットのフォトニクス技術
5.4.28. 電気銅製I/Oの制限
5.4.29. ディスクリートIII-VからCPOへ
5.4.30. 光インテグレーションの開発動向
5.5. 電力供給と熱管理
5.5.1. パワー・デリバリー
5.5.2. パワー・デリバリーチップレットの属性
5.5.3. チップの放熱
5.5.4. 熱管理に関する基礎知識
5.5.5. チップレット設計における熱的課題
5.5.6. チップレット熱管理戦略
5.5.7. チップレット包装の主要材料
5.5.8. 熱界面材料
5.5.9. 半導体TIMの戦略
5.5.10. TIMの進歩
5.5.11. ヒートシンク材料ソリューション
5.5.12. 先進アーキテクチャのためのヒートシンク設計の最適化
5.5.13. 熱管理のためのその他の材料設計
5.5.14. コンソールの故障における素材とプロセスの課題
5.5.15. 反りとはんだ接合部の問題
5.5.16. チップ冷却システム
5.5.17. 液冷オプション
5.5.18. デザイン3Dチップスタックのチップ内冷却に関する考察
5.5.19. インピンジメント冷却
5.5.20. マイクロヒートパイプ
5.5.21. TIMと冷却技術の限界
5.6. その他
5.6.1. テスト・アクセス・アーキテクチャ
5.6.2. 欠刻のテスト:
5.6.3. チップレットテスト
5.6.4. さまざまなテスト技術
5.6.5. 修理と冗長性
5.6.6. アンテナ効果
5.6.7. チップレットの電磁干渉
6. 応用分野と使用例
6.1. 高性能コンピューティング・チップ用チップレット
6.2. チップレットの使用例1
6.3. チップレットの使用例2
6.4. マーヴェルの餅
6.5. DARPAの仕事1
6.6. DARPAの仕事2
6.7. アップル製チップに採用されたチップレット・アーキテクチャー
6.8. アップルのウルトラフュージョン技術
6.9. インテルのチップレットへの貢献
6.10. インテルのヴェッキオ橋
6.11. インテルのAgilex FPGA
6.12. インテル・ガウディ3
6.13. AMDのチップレットの歴史
6.14. AMD's1st generation EPYC
6.15. AMD's2nd generation EPYC
6.16. AMDチップレットコスト
6.17. ジェノバとMI300
6.18. AMD'チップレット設計に基づくGPU
6.19. Nvidia B200
6.20. AWS グラビトン4
6.21. アルファウェーブ・セミの取り組み
6.22. Ayar Labs' TeraPHY光I/Oチップレット
6.23. 第1チップレット工場
6.24. Tenstorrentのチップレット技術
6.25. エリヤンのインターコネクト
6.26. キウイ・ムーアのKiwi SoChipletプラットフォーム
6.27. 日本の自動車チップレット研究グループ
6.28. 欧州チップレット・サプライチェーン・プロジェクト
6.29. Imecの自動車用チップレット構想

 

 

ページTOPに戻る


 

Summary

この調査レポートでは、チップレット技術の展望を包括的に分析しています。
 
主な掲載内容(目次より抜粋)
  • チップレット入門
  • チップレット設計の利点
  • チップレットの課題
  • チップレット技術と製造
  • 応用分野と使用例
 
Report Summary
In the rapidly evolving world of semiconductors, chiplet technology is emerging as a groundbreaking approach that addresses many of the challenges faced by traditional monolithic System-on-Chip (SoC) designs. As Moore's Law slows down, the semiconductor industry is seeking innovative solutions to increase performance and functionality without merely increasing transistor density. Chiplets offer a promising path forward, providing flexibility, modularity, customizability, efficiency, and cost-effectiveness in chip design and manufacturing. Companies like AMD and Intel have been at the forefront of this technology, with products like AMD's EPYC processors and Intel's Ponte Vecchio data center GPU showcasing the potential of chiplets in boosting core counts and integrating diverse functionalities.
 
Chiplets are discrete modular semiconductor components that are co-designed and manufactured separately before being integrated into a larger system. This approach resembles a SoC on a module, where each chiplet is designed to function in conjunction with others, necessitating co-optimization in design. The modularity of chiplets aligns with key semiconductor trends such as IP chipletization, integration heterogeneity, and I/O incrementalization. Chiplet is also associated with heterogeneous integration and advanced packaging.
 
SoC vs Chiplet concept
 
Why Chiplets Are Gaining Traction
The slowdown of Moore's Law has made it increasingly difficult to add more transistors within a limited area. Instead, the focus has shifted to enhancing function density—an area where chiplet design excels. In the meantime, development efforts have increasingly focused on system-level integration rather than solely on wafer manufacturing.
 
The adoption of chiplet technology is driven by its ability to address several critical limitations inherent in traditional monolithic chip designs. One advantage is its capacity to overcome constraints such as reticle size and the memory wall, which traditionally hinder the performance and scalability of semiconductor devices. By modularizing chip functions into discrete chiplets, manufacturers can optimize the use of semiconductor materials and processing nodes more effectively. In addition, chiplets can achieve better utilization of wafer corner space and have lower defect rate on chips, which are often underutilized in conventional chip designs, particularly in larger SoCs that demand an increasing number of functions. The discrete components can be tested and validated individually before integration. As a result, the manufacturing yield increases, allowing for higher output quality and reduced costs per unit. Furthermore, chiplets facilitate a more flexible design process, enabling the integration of diverse functionalities tailored to specific applications without the need for entirely new chip designs. This flexibility not only reduces development time and costs but also allows for rapid adaptation to evolving technological demands.
 
The nature of chiplets allows manufacturers to source different parts from multiple suppliers across various regions. This diversification reduces dependency on any single supplier or geographic area, thereby enhancing supply chain resilience. In the context of geopolitical tensions and trade restrictions, chiplet technology provides a strategic advantage by mitigating risks associated with supply disruptions. By adopting chiplet designs, companies can navigate these constraints more effectively, ensuring a steady supply of critical components without relying heavily on regions subject to political instability or trade sanctions.
 
Collectively, these factors make chiplet technology an attractive option for manufacturers seeking to enhance performance while maintaining economic efficiency.
 
New functions/designs enabled by chiplet design
 
Current Market Landscape
The global market for chiplets is experiencing remarkable growth. Being projected to reach US$411 billion by 2035, driven by high-performance computing demands across sectors such as data centers and AI. The modular nature of chiplets allows for rapid innovation and customization, catering to specific market needs while reducing development timelines and costs.
 
While chiplets offer numerous advantages, they also present new challenges. The integration of multiple chiplets requires advanced interconnection technologies and standards to ensure seamless communication between components. Thermal management is another critical area, as increased function density can lead to overheating if not properly managed. These challenges open up opportunities for various players in the supply chain. For instance, different areas of the package in chiplet design require distinct types of underfill materials to address specific needs, e.g. to protect the chips themselves, providing mechanical support and thermal stability, as well as to safeguard the delicate wires and solder balls that connect the chiplets, preventing issues such as delamination or separation. This creates demand for innovative materials that enhance reliability and performance.
 
Report Coverage
The report provides a comprehensive analysis of the chiplet technology landscape, beginning with an executive summary offers an overview of the report's findings and insights, setting the stage for a detailed introduction to the basics of chiplet technology. The report explores the drivers and benefits that make chiplet design attractive, while also identifying the challenges and hurdles in its adoption and implementation. It provides insights into technology and manufacturing processes, including design methodologies and packaging techniques. The discussion extends to inter-chiplet communication, focusing on interconnects and standards necessary for seamless integration. Thermal management strategies are outlined to address heat management in densely packed systems. Finally, the report examines various application areas, showcasing use cases across different sectors that demonstrate the versatility and impact of chiplet technology. A 10-year market forecast segmented by application that examines growth trends and future projections is provided. It also delves into the supply chain, highlighting key players and their roles in advancing chiplet technology.
 
Key Aspects
 
Chiplet context and motivations
  • Overview of chiplet technology and its transformative impact on semiconductor design.
  • Analysis of drivers and benefits that make chiplet design attractive, such as flexibility, modularity, and cost-effectiveness.
  • Examination of how chiplets address limitations of traditional monolithic designs, improving yields and reducing costs.
 
Chiplet technologies and challenges
  • Insights into technology and manufacturing processes, focusing on design methodologies and packaging techniques.
  • Exploration of inter-chiplet communication, detailing interconnects and standards for seamless integration.
  • Strategies for effective thermal management in densely packed chiplet systems.
  • Identification of challenges in adopting chiplet technology, including integration complexities and thermal management issues.
 
Market forecast and status analysis
  • Comprehensive market forecast with growth trends and future projections up to 2035.
  • Detailed analysis covering a 10-year forecast for six application areas including server, telecommunications & 5G & IoT, PCs, mobile phones, automotive industry and others.
  • Examination of the current market status and trends, highlighting key players and their roles in advancing chiplet technology.
  • Detailed supply chain analysis highlighting key players and their roles in advancing chiplet technology.


ページTOPに戻る


Table of Contents

1. EXECUTIVE SUMMARY
1.1. SoC, SiP vs chiplet
1.2. Current status of chiplet technology
1.3. Future trends in chiplet technology (1/2)
1.4. Future trends in chiplet technology (2/2)
1.5. Possible chiplet supply chain
1.6. Chiplet ecosystem across different periods
1.7. Analysis of possible chiplet supply chain (1/2)
1.8. Analysis of possible chiplet supply chain (2/2)
1.9. Opportunities unlocked by the chiplet platform
1.10. Chiplet impact
1.11. Convergence to chiplet
1.12. Chiplet adoption evolution
1.13. Market forecast coverage and methodologies
1.14. Forecast assumptions
1.15. Chiplet shipment unit forecast 2024-2035
1.16. Chiplet market forecast 2024-2035
1.17. Market share comparison 2024 vs 2030
1.18. Chiplet classifications
1.19. Application markets
1.20. Potential applications of chiplet technology (1/4)
1.21. Potential applications of chiplet technology (2/4)
1.22. Potential applications of chiplet technology (3/4)
1.23. Potential applications of chiplet technology (4/4)
2. INTRODUCTION TO CHIPLETS
2.1. Why now
2.2. From monolithic chips to chiplets
2.3. What is chiplet technology
2.4. Definition of chiplet
2.5. SoC vs Chiplet
2.6. Generic chiplet integration
2.7. SiP vs Chiplet
2.8. Heterogenous integration
2.9. Technology building blocks for heterogeneous integration
2.10. Types of heterogenous integration
2.11. Different types of chiplets for computation
3. DRIVERS AND BENEFITS OF CHIPLET DESIGN
3.1. Limitations of large dies
3.2. Benefits of small chips 1
3.3. Benefits of small chips 2
3.4. Monolithic dies may not provide enough memory
3.5. Increasing cost with advanced processing nodes
3.6. Costs trend with processing nodes
3.7. Costs reduction with processing nodes via Chiplet design
3.8. Improved supply chain security
3.9. IP Chipletization
3.10. Chiplet as a platform
3.11. 3D IC design
3.12. Chiplet design for cost consideration
3.13. Other benefits of chiplet design
3.14. The rise of chiplets in semiconductor technology
4. CHALLENGES OF CHIPLET
4.1. Challenges with chiplets
4.2. Challenges from demand and supply angles
5. CHIPLET TECHNOLOGY AND MANUFACTURING
5.1.1. Technical structure of chiplets
5.2. Design
5.2.1. Co-design of high-performance chip-package-system
5.2.2. Chiplet design and integration
5.2.3. Challenges and solutions in EDA for chiplets (1/2)
5.2.4. Challenges and solutions in EDA for chiplets (2/2)
5.2.5. The three giants of EDA are shifting to a new battlefield
5.2.6. AI in EDA
5.3. Packaging and Assembly Technologies
5.3.1. Levels of integration
5.3.2. Traditional packaging
5.3.3. TSV enables integration beyond 2D dimension
5.3.4. From chip, package to system
5.3.5. Dimensionality of advanced packaging
5.3.6. From 1D semiconductor packaging
5.3.7. Advanced packaging 2D & 2D+
5.3.8. Advanced packaging 2.5D & 3D
5.3.9. Advanced packaging 3.5D & 4D
5.3.10. Advanced packaging trend
5.3.11. Key elements of advanced packaging
5.3.12. Silicon stacking: A key enabler of advanced packaging
5.3.13. Trends of advanced packaging
5.3.14. Representative Examples of Advanced Packaging
5.3.15. TSMC's advanced semiconductor packaging technology portfolio
5.3.16. TSMC 2.5D packaging technology - CoWoS
5.3.17. 3D chiplet
5.3.18. Combine 3D SoIC and 2.5D backend packaging technologies
5.3.19. Intel's advanced semiconductor packaging technology portfolio
5.3.20. Intel's EMIB
5.3.21. Intel's Co-EMIB (EMIB + Foveros)
5.3.22. Samsung's advanced semiconductor packaging technology portfolio
5.3.23. Samsung's advanced packaging technologies
5.3.24. Amkor advanced semiconductor packaging solutions
5.3.25. Amkor's S-Connect
5.4. Inter-Chiplet Communication and Interconnects
5.4.1. Electrical interconnects
5.4.2. From aluminum to copper
5.4.3. Material considerations
5.4.4. Interconnect technologies for semiconductor packaging
5.4.5. Interface stack for chiplets
5.4.6. Interface for chiplet
5.4.7. D2D interface types
5.4.8. Serial vs parallel interface
5.4.9. 112G USR/XSR vs HBI
5.4.10. Proprietary D2D interface standards
5.4.11. Proprietary D2D interface standard comparison
5.4.12. Open D2D interface standards
5.4.13. Open D2D interface standards comparison
5.4.14. Universal Chiplet Interconnect Express (UCIe)
5.4.15. NVIDIA NVLink-C2C
5.4.16. Standard protocols of heterogeneous computing
5.4.17. Relationship of chiplet interfaces, bandwidth and typical packages
5.4.18. Chiplet D2D I/O matrix
5.4.19. Recommended interconnect for applications
5.4.20. Interconnect classification
5.4.21. Interconnection technology I/O pitch & density
5.4.22. Bump technologies
5.4.23. Typical bump sizes and pitches
5.4.24. Hybrid bonding
5.4.25. SoIC compared to 2.5D and 3D IC
5.4.26. Alternative technologies to electric SerDes
5.4.27. Photonics technology for chiplet
5.4.28. Limitation of electrical copper I/O
5.4.29. From discrete III-V to CPO
5.4.30. Optical integration development trends
5.5. Power Delivery and Thermal Management
5.5.1. Power delivery
5.5.2. Power delivery attributes for chiplets
5.5.3. Heat dissipation of a chip
5.5.4. Basics about thermal management
5.5.5. Thermal challenges with chiplet design
5.5.6. Chiplet thermal management strategy
5.5.7. Key materials for packaging chiplet
5.5.8. Thermal interface materials
5.5.9. Strategies for semiconductor TIMs
5.5.10. TIM advancements
5.5.11. Heat sink material solutions
5.5.12. Optimizing heat sink design for advanced architectures
5.5.13. Other materials design consideration for thermal management
5.5.14. Material and process challenges in console failures
5.5.15. Warpage and solder joint issues
5.5.16. Cooling system for chips
5.5.17. Liquid cooling options
5.5.18. Design considerations for in-chip Cooling in 3D Chip stacks
5.5.19. Impingement cooling
5.5.20. Micro-heat pipes
5.5.21. TIM and cooling technologies limits
5.6. Others
5.6.1. Test access architecture
5.6.2. Testing for chiplets:
5.6.3. Chiplet testing
5.6.4. Different test techniques
5.6.5. Repair and redundancy
5.6.6. Antenna effect
5.6.7. Electromagnetic interference in chiplets
6. APPLICATION AREAS AND USE CASES
6.1. Chiplet for high performance computing chips
6.2. Chiplet use cases 1
6.3. Chiplet use cases 2
6.4. Marvell's Mochi
6.5. DARPA's work 1
6.6. DARPA's work 2
6.7. Chiplet architecture used in Apple chips
6.8. Apple's UltraFusion technology
6.9. Intel's contributions to chiplet
6.10. Intel's Ponte Vecchio
6.11. Intel's Agilex FPGAs
6.12. Intel Gaudi 3
6.13. AMD's chiplet history
6.14. AMD's 1st generation EPYC
6.15. AMD's 2nd generation EPYC
6.16. AMD Chiplet cost
6.17. Genoa and MI300
6.18. AMD's GPU based on chiplet design
6.19. Nvidia B200
6.20. AWS Graviton 4
6.21. Alphawave Semi's efforts
6.22. Ayar Labs' TeraPHY optical I/O chiplet
6.23. The first Chiplet Factory
6.24. Tenstorrent's chiplet technology
6.25. Eliyan's interconnects
6.26. Kiwi Moore's Kiwi SoChiplet Platform
6.27. Japanese automotive chiplet research group
6.28. European chiplet supply chain project
6.29. Imec's automotive chiplet initiative

 

 

ページTOPに戻る

ご注文は、お電話またはWEBから承ります。お見積もりの作成もお気軽にご相談ください。

webからのご注文・お問合せはこちらのフォームから承ります

本レポートと同分野(半導体)の最新刊レポート

本レポートと同じKEY WORD()の最新刊レポート

  • 本レポートと同じKEY WORDの最新刊レポートはありません。

よくあるご質問


IDTechEx社はどのような調査会社ですか?


IDTechExはセンサ技術や3D印刷、電気自動車などの先端技術・材料市場を対象に広範かつ詳細な調査を行っています。データリソースはIDTechExの調査レポートおよび委託調査(個別調査)を取り扱う日... もっと見る


調査レポートの納品までの日数はどの程度ですか?


在庫のあるものは速納となりますが、平均的には 3-4日と見て下さい。
但し、一部の調査レポートでは、発注を受けた段階で内容更新をして納品をする場合もあります。
発注をする前のお問合せをお願いします。


注文の手続きはどのようになっていますか?


1)お客様からの御問い合わせをいただきます。
2)見積書やサンプルの提示をいたします。
3)お客様指定、もしくは弊社の発注書をメール添付にて発送してください。
4)データリソース社からレポート発行元の調査会社へ納品手配します。
5) 調査会社からお客様へ納品されます。最近は、pdfにてのメール納品が大半です。


お支払方法の方法はどのようになっていますか?


納品と同時にデータリソース社よりお客様へ請求書(必要に応じて納品書も)を発送いたします。
お客様よりデータリソース社へ(通常は円払い)の御振り込みをお願いします。
請求書は、納品日の日付で発行しますので、翌月最終営業日までの当社指定口座への振込みをお願いします。振込み手数料は御社負担にてお願いします。
お客様の御支払い条件が60日以上の場合は御相談ください。
尚、初めてのお取引先や個人の場合、前払いをお願いすることもあります。ご了承のほど、お願いします。


データリソース社はどのような会社ですか?


当社は、世界各国の主要調査会社・レポート出版社と提携し、世界各国の市場調査レポートや技術動向レポートなどを日本国内の企業・公官庁及び教育研究機関に提供しております。
世界各国の「市場・技術・法規制などの」実情を調査・収集される時には、データリソース社にご相談ください。
お客様の御要望にあったデータや情報を抽出する為のレポート紹介や調査のアドバイスも致します。



詳細検索

このレポートへのお問合せ

03-3582-2531

電話お問合せもお気軽に

 

2024/11/22 10:26

155.52 円

163.34 円

198.56 円

ページTOPに戻る